Circuit tampon de sortie de signaux logiques

Abstract

L'invention concerne un circuit tampon de sortie de signaux logiques (5b) produisant un signal logique de sortie (OUT) à partir d'un signal logique d'entrée (SA). Il comprend un circuit de mémorisation (9) apte à mémoriser l'état logique du signal d'entrée (SA) et un étage de sortie (11) pour produire le signal de sortie en fonction de l'état logique mémorisé dans le circuit de mémorisation. Un circuit de commande (14) comprenant un circuit (16) de comparaison des signaux d'entrée et de sortie, le circuit de commande produit un signal de commande de réactualisation (OTD) dont l'état logique est représentatif de la relation existant entre les états logiques des signaux d'entrée et de sortie, ce signal de réactualisation commandant la mémorisation dans le circuit de mémorisation de l'état du signal d'entrée.

Claims

Description

Topics

    Download Full PDF Version (Non-Commercial Use)

    Patent Citations (3)

      Publication numberPublication dateAssigneeTitle
      EP-0536929-A1April 14, 1993Advanced Micro Devices, Inc.Ou câble basé sur une transition pour systèmes à haut niveau d'intégration
      JP-H05265791-AOctober 15, 1993Sony Corp, ソニー株式会社状態遷移監視回路
      WO-9426030-A1November 10, 1994Vlsi Technology, Inc.Noise isolated i/o buffer

    NO-Patent Citations (1)

      Title
      PATENT ABSTRACTS OF JAPAN vol. 018, no. 039 (P - 1679) 20 January 1994 (1994-01-20)

    Cited By (0)

      Publication numberPublication dateAssigneeTitle