반도체장치의 제조방법

A method of fabricating semiconductor device

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로서 제 1 도전형의 반도체기판 상에 소자 영역을 한정하는 필드산화막과 상기 소자 영역 내에 희생막을 동시에 형성하는 공정과, 상기 반도체기판의 노출된 부분에 제 2 도전형의 소오스 및 드레인영역을 형성하는 공정과, 상기 희생막의 중앙 부분을 양측이 대칭되게 잔류되게 제거하여 상기 반도체기판을 노출시키는 트렌치를 형성하는 공정과, 상기 트렌치 내에 게이트절연막을 개재시켜 게이트를 형성하되 상기 게이트을 상기 드레인영역 쪽에 잔류하는 상기 희생막과 중첩되어 비대칭되게 형성하는 공정과, 상기 반도체기판이 노출되도록 잔류하는 상기 희생막을 선택적으로 제거하고 상기 반도체기판의 노출된 부분에 제 1 도전형의 저농도영역을 형성하는 공정을 구비한다. 따라서, 유효 채널 길이의 감소 및 GIDL 현상을 방지할 수 있는 잇점이 있다.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle